1. (2019九上·長(zhǎng)春月考) 小明和小華同學(xué)在“探究串聯(lián)電路電壓的規(guī)律”實(shí)驗(yàn)中，都設(shè)計(jì)了如圖甲所示的電路。

1. （1） 連接電路前，小明發(fā)現(xiàn)電壓表指針如圖乙所示，接下來(lái)他要對(duì)電壓表進(jìn)行的操作是。
3. （2） 小明完成實(shí)驗(yàn)后，并把數(shù)據(jù)記錄在下表中。

   UAB/V	UBC/V	UAC/V
   1.4	1.4	2.8

   分析實(shí)驗(yàn)數(shù)據(jù)得出兩個(gè)實(shí)驗(yàn)結(jié)論：

   ①串聯(lián)電路兩端的電壓各部分電路兩端電壓之和。

   ②串聯(lián)電路中，各部分電路兩端電壓相等。

5. （3） 實(shí)驗(yàn)結(jié)束后小明和小華互相交流，小華指出結(jié)論②是錯(cuò)誤的，造成結(jié)論錯(cuò)誤的原因是。另外，小明的實(shí)驗(yàn)在設(shè)計(jì)方案上還存在另一個(gè)不足之處是。
7. （4） 小明和小華還進(jìn)行了深入交流，為了節(jié)省時(shí)間，利用原來(lái)的電路圖，在測(cè) 兩端的電壓時(shí)，電壓表所接的 B接點(diǎn)不動(dòng)，只斷開A接點(diǎn)，并把接線改接到 C接點(diǎn)上，這個(gè)方法（選填“能”或“不能” ）測(cè)出 兩端的電壓，理由是。