13.
(2019高二上·安新期中)
某學(xué)生研究串聯(lián)電路電壓特點(diǎn)的實(shí)驗(yàn)時(shí),接成如圖所示的電路,接通S后,電路中沒(méi)有電流,他將高內(nèi)阻的電壓表并聯(lián)在
A、
C兩點(diǎn)間時(shí),電壓表讀數(shù)為
U;當(dāng)并聯(lián)在
A、
B兩點(diǎn)間時(shí),電壓表讀數(shù)也為
U;當(dāng)并聯(lián)在
B、
C兩點(diǎn)間時(shí),電壓表讀數(shù)為零,故障的原因可能是( )